(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-203901 (P2002-203901A)

(43)公開日 平成14年7月19日(2002.7.19)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01L 21/82

H01L 21/82

F 5F064

審査請求 未請求 請求項の数35 OL (全 16 頁)

(21)出願番号

特顧2000-399222(P2000-399222)

(22)出願日

平成12年12月27日(2000.12.27)

(71)出顧人 000221199

東芝マイクロエレクトロニクス株式会社

神奈川県川崎市川崎区駅前本町25番地1

(71)出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72)発明者 木村 亨

神奈川県川崎市川崎区駅前本町25番地1

東芝マイクロエレクトロニクス株式会社内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)


最終頁に続く

(54) 【発明の名称】 フューズ回路

(57) 【要約】

【課題】安定したリード動作を得るための充分な読み出し電流を確保できるフューズ回路を提供することを目的としている。

【解決手段】複数個の電気フューズ素子Q1の破壊と読み出しを選択的に行うフューズ回路において、フューズ素子破壊手段14による電気フューズの破壊時及び読み出し手段11,12,19による電気フューズ素子の破壊/非破壊状態の読み出し時に、電気フューズ素子をプログラム(電気フューズ素子を破壊)する時の電流方向とリード(電気フューズ素子の破壊/非破壊状態の読み出し)する時の電流方向を同一にすることを特徴としている。これによって、充分な読み出し電流を確保でき、電気フューズ素子からの読み出し時に安定した動作が得られる。



【特許請求の範囲】

【請求項1】 複数個の電気フューズ素子の破壊と、これら電気フューズ素子の破壊/非破壊状態の読み出しを 選択的に行うフューズ回路であって、

1

電気フューズ素子を破壊するフューズ素子破壊手段と、 前記電気フューズ素子の破壊/非破壊状態を読み出す読 み出し手段とを具備し、

前記フューズ素子破壊手段における電気フューズ素子を破壊するための電流方向と前記読み出し手段における電気フューズ素子の破壊/非破壊状態を読み出すための電 10 流方向を同一にしたことを特徴とするフューズ回路。

【請求項2】 前記フューズ素子破壊手段による前記電気フューズの破壊時及び前記読み出し手段による前記電気フューズ素子の破壊/非破壊状態の読み出し時に、前記電気フューズ素子の耐圧の高い側から電圧を印加することを特徴とする請求項1に記載のフューズ回路。

【請求項3】 前記電気フューズ素子はキャパシタであり、このキャパシタの一方の電極は半導体基板中に形成されたウェル領域からなり、前記ウェル領域は複数個のキャパシタで共用され、前記フューズ素子破壊手段による前記キャパシタの破壊/非破壊状態の読み出し時に、前記ウェル領域に電圧を印加することを特徴とする請求項1または2に記載のフューズ回路。

【請求項4】 前記電気フューズ素子はトレンチキャパシタであり、このトレンチキャパシタは、半導体基板中に形成されたウェル領域からなる第1電極と、前記半導体基板に前記ウェル領域を貫通して設けられたトレンチの内壁に形成されたキャパシタ絶縁膜と、前記トレンチに埋め込まれた導電層からなる第2電極とを有し、前記 30ウェル領域は複数個のキャパシタで共用され、前記フューズ素子破壊手段による前記キャパシタの破壊時及び前記読み出し手段による前記キャパシタの破壊/非破壊状態の読み出し時に、前記第1電極に電圧を印加することを特徴とする請求項1または2に記載のフューズ回路。

【請求項5】 前記読み出し手段は、前記電気フューズ素子に電流を流す電流供給手段と、前記電気フューズ素子を介して流れる電流の大小を検知して電気フューズ素子の破壊/非破壊状態を判断する判定手段とを備え、前記電流供給手段と前記判定手段は、少なくとも前記電気 40フューズ素子の破壊/非破壊状態を読み出す時に動作させることを特徴とする請求項1乃至4いずれか1つの項に記載のフューズ回路。

【請求項6】 前記電流供給手段は、定電圧を発生する 定電圧発生手段を備え、前記電気フューズ素子に定電圧 を印加することで定電流を供給することを特徴とする請 求項1乃至5いずれか1つの項に記載のフューズ回路。

【請求項7】 前記電流供給手段は、NMOSトランジスタの電流通路を介して電流を供給し、前記NMOSトランジスタのゲート電位は電源電圧と実質的に同じ電位 50

2

であることを特徴とする請求項1乃至5いずれか1つの 項に記載のフューズ回路。

【請求項8】 前記電流供給手段は、NMOSトランジスタの電流通路を介して電流を供給し、少なくとも前記電気フューズ素子の破壊/非破壊状態の読み出し時には、前記NMOSトランジスタのゲート電位を、電源電圧に前記NMOSトランジスタのしきい値電圧を加えた値より高い電圧にし、且つ少なくとも前記電気フューズ素子の破壊時には電源電圧または接地電位にすることを特徴とする請求項1乃至5いずれか1つの項に記載のフューズ回路。

【請求項9】 前記判定手段は、前記電気フューズ素子が破壊されている時の電流を検知して初期状態から反転して状態を保持する状態保持手段と、読み出し開始信号に同期して前記状態保持手段の初期状態を確定する初期設定手段とを備え、前記電気フューズ素子の破壊/非破壊状態を判断することを特徴とする請求項1乃至8いずれか1つの項に記載のフューズ回路。

【請求項10】 前記判定手段は、前記電気フューズ素子が破壊されている時の電流を検知して初期状態から反転して状態を保持する状態保持手段と、前記電気フューズ素子を製気的に分離または接続する第1の分離接続手段とを備え、少なくとも前記電気フューズ素子の破壊/非破壊状態を読み出す時に、前記第1の分離接続手段により前記状態保持手段と前記電気フューズ素子とを電気的に接続することを特徴とする請求項1乃至8いずれか1つの項に記載のフューズ回路。

【請求項11】 前記判定手段の電源電圧は、前記電気フューズ素子が破壊されている時に、前記電気フューズ素子を介して前記判定手段に印加される電圧と実質的に同じ電圧であり、少なくともNMOSトランジスタのしきい値電圧未満の電位差であることを特徴とする請求項1乃至10いずれか1つの項に記載のフューズ回路。

【請求項12】 前記読み出し開始信号は、電源電圧及び内部電源電位が所定の電位になり、通常動作が開始可能になることにより出力される信号に同期して発生することを特徴とする請求項9に記載のフューズ回路。

【請求項13】 前記読み出し開始信号は、電源電圧投入後に、一連の通常動作毎に通常動作開始前に出力する内部信号を初期状態にする信号に同期して発生し、前記読み出し手段による前記電気フューズ素子の破壊/非破壊状態の読み出し動作は、一連の通常動作毎に通常動作開始前に行うことを特徴とする請求項9に記載のフューズ回路。

【請求項14】 前記フューズ素子破壊手段は、電気フューズ素子を介して電気フューズ素子に高電圧もしくは大電流を印加するストレス印加手段と、前記電気フューズ素子を固定電位に短絡する短絡手段とを具備し、前記ストレス印加手段と前記短絡手段は、少なくとも前記電気フューズ素子の破壊を行う時に動作させることを特徴

とする請求項1乃至13いずれか1つの項に記載のフュ

【請求項15】 前記ストレス印加手段は、髙電圧もし くは大電流を発生するストレス発生手段と、前記電気フ ューズ素子に前記ストレス発生手段で発生した高電圧も しくは大電流、または接地電位を選択的に印加する、も しくはフローティング状態にする状態設定手段とを備 え、前記状態設定手段により前記電気フューズ素子の破 壊時には電気フューズ素子に前記ストレス発生手段で発 生した高電圧もしくは大電流を印加し、前記電気フュー 10 ズ素子の破壊/非破壊状態の読み出し時にはフローティ ング状態にし、通常動作時には接地電位にすることを特 徴とする請求項14に記載のフューズ回路。

前記ストレス発生手段は、一定の電位 【請求項16】 を発生する電位発生手段を備え、少なくとも前記電気フ ューズ素子の破壊/非破壊状態の読み出し時には、前記 電流供給手段が発生する電位と実質的に同電位か、PN 接合の順方向バイアスのしきい値電圧未満の電位差であ ることを特徴とする請求項15に記載のフューズ回路。

【請求項17】 前記フューズ素子破壊手段は、前記ス 20 トレス印加手段と反対側の電気フューズ素子の端子に一 定の電位を印加する定電位印加手段と、前記定電位印加 手段と前記電気フューズ素子を電気的に分離または接続 する第2の分離接続手段とを備え、前記電気フューズ素 子の破壊前に前記ストレス印加手段と反対側の電気フュ ーズ素子の端子を一定電位に充電した後、前記電気フュ ーズ素子の破壊動作を行うことを特徴とする請求項15 に記載のフューズ回路。

【請求項18】 複数個の電気フューズ素子の破壊と、 これら電気フューズ素子の破壊/非破壊状態の読み出し 30 を選択的に行うフューズ回路であって、

電気フューズ素子を破壊するフューズ素子破壊手段と、 前記電気フューズ素子の破壊/非破壊状態を読み出す読 み出し手段と、

前記電気フューズ素子の破壊状態を確認する破壊確認手 段とを具備し、

前記フューズ素子破壊手段における電気フューズ素子を 破壊するための電流方向、前記読み出し手段における電 気フューズ素子の破壊/非破壊状態の読み出すための電 流方向、及び前記破壊確認手段における電気フューズ素 40 子の破壊状態を確認するための電流方向をそれぞれ同一 にしたことを特徴とするフューズ回路。

【請求項19】 前記フューズ素子破壊手段による前記 電気フューズの破壊時、前記読み出し手段による前記電 気フューズ素子の破壊/非破壊状態の読み出し時、及び 前記破壊確認手段による前記電気フューズ素子の破壊状 態の確認時に、前記フューズ素子の耐圧の高い側から電 圧を印加することを特徴とする請求項18に記載のフュ ーズ回路。

4

あり、このキャパシタの一方の電極は半導体基板中に形 成されたウェル領域からなり、前記ウェル領域は複数個 のキャパシタで共用され、前記フューズ素子破壊手段に よる前記キャパシタの破壊時及び前記読み出し手段によ る前記キャパシタの破壊/非破壊状態の読み出し時に、 前記ウェル領域に電圧を印加することを特徴とする請求 項18または19に記載のフューズ回路。

【請求項21】 前記電気フューズ素子はトレンチキャ パシタであり、このトレンチキャパシタは、半導体基板 中に形成されたウェル領域からなる第1電極と、前記半 導体基板に前記ウェル領域を貫通して設けられたトレン チの内壁に形成されたキャパシタ絶縁膜と、前記トレン チに埋め込まれた導電層からなる第2電極とを有し、前 記ウェル領域は複数個のキャパシタで共用され、前記フ ューズ素子破壊手段による前記キャパシタの破壊時及び 前記読み出し手段による前記キャパシタの破壊/非破壊 状態の読み出し時に、前記第1電極に電圧を印加するこ とを特徴とする請求項18または19に記載のフューズ 回路。

【請求項22】 前記破壊確認手段は、前記電気フュー ズ素子に電流を流す第1の電流供給手段と、前記電気フ ューズ素子を固定電位に短絡する短絡手段とを備え、前 記第1の電流供給手段と前記短絡手段は、少なくとも電 気フューズ素子の破壊/非破壊状態を確認する時に動作 させることを特徴とする請求項18乃至21いずれか1 つの項に記載のフューズ回路。

【請求項23】 前記読み出し手段は、電気フューズ素 子に電流を流す第2の電流供給手段と、電気フューズ素 子を介して流れる電流の大小を検知して電気フューズ素 子の破壊/非破壊状態を判断する判定手段とを備え、前 記第2の電流供給手段と前記判定手段は、少なくとも電 気フューズ素子の破壊/非破壊状態を読み出しする時に 動作させることを特徴とする請求項18乃至22いずれ か1つの項に記載のフューズ回路。

【請求項24】 前記第2の電流供給手段は、定電圧を 発生する定電圧発生手段を備え、電気フューズ素子に定 電圧を印加することで定電流を供給することを特徴とす る請求項23に記載のフューズ回路。

【請求項25】 前記第2の電流供給手段は、NMOS トランジスタの電流通路を介して電流を供給し、前記N MOSトランジスタのゲート電位は電源電圧と実質的に 同じ電位であることを特徴とする請求項23に記載のフ ューズ回路。

【請求項26】 前記第2の電流供給手段は、NMOS トランジスタの電流通路を介して電流を供給し、少なく とも電気フューズ素子の破壊/非破壊状態の読み出し時 と電気フューズ素子の破壊状態の確認時には、前記NM OSトランジスタのゲート電位を、電源電圧に前記NM OSトランジスタのしきい値電圧を加えた値より高い電 【請求項20】 前記電気フューズ素子はキャパシタで 50 圧にし、且つ少なくとも電気フューズ素子の破壊時には 電源電圧または接地電位にすることを特徴とする請求項23に記載のフューズ回路。

【請求項27】 前記判定手段は、電気フューズ素子が破壊されている時の電流を検知して初期状態から反転し状態を保持する状態保持手段と、読み出し開始信号に同期して前記状態保持手段の初期状態を確定する初期設定手段とを備え、前記電気フューズ素子の破壊/非破壊状態を判断することを特徴とする請求項18乃至26いずれか1つの項に記載のフューズ回路。

【請求項28】 前記判定手段は、前記電気フューズ素 10子が破壊されている時の電流を検知して初期状態から反転し状態を保持する状態保持手段と、電気フューズ素子を電気的に分離または接続する第1の分離接続手段とを備え、少なくとも電気フューズ素子の破壊/非破壊状態を読み出す時に、前記第1の分離接続手段により前記状態保持手段と電気フューズ素子とを電気的に接続することを特徴とする請求項18乃至26いずれか1つの項に記載のフューズ回路。

【請求項29】 前記判定手段の電源電圧は、電気フューズ素子が破壊されている時に電気フューズ素子を介し 20 て、前記状態保持手段に印加される電圧と実質的に同じ電圧であり、少なくともNMOSトランジスタのしきい値電圧未満の電位差であることを特徴とする請求項18 乃至28いずれか1つの項に記載のフューズ回路。

【請求項30】 前記読み出し開始信号は、電源電圧及び内部電源電位が所定の電位になり、通常動作が開始可能になることにより出力される信号に同期して発生することを特徴とする請求項27に記載のフューズ回路。

【請求項31】 前記読み出し開始信号は、電源電圧投入後に、一連の通常動作毎に通常動作開始前に出力する 30 内部信号を初期状態にする信号に同期して発生し、前記読み出し手段による読み出し動作も一連の通常動作毎に通常動作開始前に行うことを特徴とする請求項27に記載のフューズ回路。

【請求項32】 前記フューズ素子破壊手段は、電気フューズ素子を介して電気フューズ素子に高電圧もしくは大電流を印加するストレス印加手段と、前記フューズ素子を固定電位に短絡する短絡手段とを備え、前記ストレス印加手段と前記短絡手段は、少なくとも電気フューズ素子の破壊を行う時に動作させることを特徴とする請求 40項18乃至31いずれか1つの項に記載のフューズ回路。

【請求項33】 前記ストレス印加手段は、高電圧もしくは大電流を発生するストレス発生手段と、前記電気フューズ素子にストレス印加手段で発生した高電圧もしくは大電流、または接地電位を選択的に印加する、もしくはフローティング状態にする状態設定手段とを備え、前記状態設定手段により前記電気フューズ素子の破壊時には電気フューズ素子に前記ストレス発生手段で発生した高電圧もしくは大電流を印加し、前記電気フューズ素子

6

の破壊/非破壊状態の読み出し時及び電気フューズ素子の破壊状態の確認時にはフローティング状態にし、通常動作時には接地電位にすることを特徴とする請求項32 に記載のフューズ回路。

【請求項34】 前記ストレス発生手段は、一定の電位を発生する電位発生手段を備え、少なくとも前記電気フューズ素子の破壊/非破壊状態の読み出し時及び前記電気フューズ素子の破壊状態の確認時には、前記電流供給手段が発生する電位と実質的に同電位か、PN接合の順方向バイアスのしきい値電圧未満の電位差であることを特徴とする請求項33に記載のフューズ回路。

【請求項35】 前記フューズ素子破壊手段は、前記ストレス印加手段と反対側の電気フューズ素子の端子に一定の電位印加する定電位印加手段と、前記定電位印加手段と前記電気フューズ素子を電気的に分離または接続する第2の分離接続手段とを備え、前記電気フューズ素子の破壊前に前記ストレス印加手段と反対側の電気フューズ素子の破壊動作を行うことを特徴とする請求項33に記載のフューズ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はフューズ回路に関し、特に電気フューズ素子からの読み出し時に安定した動作を得るために使用されるものである。

[0002]

【従来の技術】フューズ素子は、完成された半導体装置の回路構成を変更する1つの手段として広く用いられている。従来のフューズ素子は、メタルまたはポリシリコン等の材質で形成され、レーザー装置を用いて溶断するのが一般がな手法であった。しかし、レーザー光を照射してフューズ素子を溶断するため、フューズ素子が露出している状態でなければならず、例えばパッケージに封止した後では溶断できないという問題があった。

【0003】この問題を改善したのが電気フューズ素子である。電気フューズ素子は、フューズ素子にキャパシタもしくは高抵抗のポリシリコン等を用いて、入力ピンからの直接入力またはチップ内部の制御回路から高電圧を印加、もしくは大電流を流してフューズ素子を破壊するようにしたものである。

【0004】なお、狭義には高抵抗のポリシリコン等のように、通常は導通状態で破壊時には非導通になるフューズ素子を電気フューズ(electrical fuse)、キャパシタのように通常は非導通で破壊時に導通状態になるフューズ素子をアンチフューズ(anti fuse)と呼ぶこともあるが、ここでは広義に両者を電気フューズ素子と呼ぶことにする。

記状態設定手段により前記電気フューズ素子の破壊時に 【0005】図7は、フューズ素子にキャパシタを使用 は電気フューズ素子に前記ストレス発生手段で発生した した従来の電気フューズシステムの回路構成例を示して 髙電圧もしくは大電流を印加し、前記電気フューズ素子 50 いる。この電気フューズシステムは、フューズ・アドレ

【0006】上記NMOSトランジスタQ3の電流通路の一端は上記ベリファイ出力回路15に接続され、電流通路の他端はNMOSトランジスタQ2、Q4の電流通路の一端に接続され、ゲートには上記フューズ・アドレス・デコーダ11から出力されるフューズ選択信号ADDnが供給される。上記NMOSトランジスタQ2のゲートには、フューズ判定回路切断信号bAFCLOSEが供給される。上記NMOSトランジスタQ4のゲートには電源Vccが接続され、電流通路の他端がキャパシ20タQ1の一方の電極に接続されている。

【0007】上記フューズ判定回路16は、ノアゲート21とナンドゲート22で構成されている。上記ノアゲート21の一方の入力端にはプリチャージ信号AFPR CHが供給され、他方の入力端は上記NMOSトランジスタQ2の電流通路の他端に接続される。上記ナンドゲート22の一方の入力端にはフューズ判定回路切断信号 bAFCLOSEが供給され、他方の入力端は上記ノアゲート21の出力端に接続され、出力端は上記NMOSトランジスタQ2の電流通路の他端に接続される。そし 30 て、このNMOSトランジスタQ2の電流通路の他端から出力される信号AFUSEnがフューズラッチ回路17に供給される。

【0008】上記フューズラッチ回路17は、電源Vc c と接地点Vs s間に電流通路が直列接続されたPMO SトランジスタQ7、NMOSトランジスタQ8, Q9 及びインバータ23,24,25から構成されている。 上記PMO.SトランジスタQ7のゲートにはプリチャー ジ信号AFPRCHと逆相の信号bAFPRCHが、上 記NMOSトランジスタQ8のゲートにはフューズラッ 40 チ信号AFLATCHが、上記NMOSトランジスタQ 9のゲートには上記フューズ判定回路16の出力信号A FUSEnがそれぞれ供給される。上記PMOSトラン ジスタQ7とNMOSトランジスタQ8の電流通路の接 続点には、インバータ23の入力端及びインバータ24 の出力端が接続される。上記インバータ23の出力端及 び上記インバータ24の入力端はそれぞれ、インバータ 25の入力端に接続される。そして、このインバータ2 5の出力端から信号FSOUTnが出力される。

【0009】一方、上記プログラム制御回路13は、ナ 50

8

ンドゲート26、27とインバータ28、29とから構 成されている。上記ナンドゲート26の第1乃至第3の 入力端にはそれぞれ、プログラムイネーブル信号PRO Gen、プログラム制御回路選択信号BLOCKsel 及びプログラムパルス制御信号PULSEcntが供給 される。このナンドゲート26の出力信号bPULSE と、この信号をインバータ29で反転した信号PULS Eとがそれぞれ、電源変換回路制御信号として上記電源 変換回路14に供給される。また、上記ナンドゲート2 7の第1及び第2の入力端にはそれぞれ、上記プログラ ムイネーブル信号PROGen及びプログラム制御回路 選択信号BLOCKselが供給され、第3の入力端に は上記プログラムパルス制御信号PULSEcn tがイ ンパータ28で反転されて供給される。このナンドゲー ト27から出力される信号VERIFYcntは、ベリ ファイ出力回路15に供給される。

【0010】また、上記電源変換回路14は、PMOS トランジスタQ10, Q11, Q14, Q15とNMO SトランジスタQ12, Q13, Q16, Q17で構成 されている。上記トランジスタQ10~Q13の電流通 路は、電源VBPと接地点Vss間に直列接続され、上 記トランジスタQ14~Q17の電流通路は、電源VB Pと接地点Vss間に直列接続されている。上記トラン ジスタQ10のゲートはトランジスタQ14, Q15の 電流通路の接続点に接続され、上記トランジスタQ14 のゲートはトランジスタQ10、Q11の電流通路の接 続点に接続される。また、上記トランジスタQ11, Q 12, Q15, Q16のゲートは電源Vccに接続され る。上記トランジスタQ13のゲートには上記インバー タ29から出力される電源変換回路制御信号PULSE が供給され、上記トランジスタQ17のゲートには上記 ナンドゲート26から出力される電源変換回路制御信号 b P U L S E が供給される。そして、上記トランジスタ Q15, Q16の電流通路の接続点から出力されるスト レス信号FROGが、フューズ素子としてのキャパシタ Q1の他方の電極に印加されるようになっている。

【0011】更に、上記ベリファイ出力回路15は、インパータ30とNMOSトランジスタQ5, Q6とから構成されている。上記各NMOSトランジスタQ5, Q6の電流通路の一端は接続されており、NMOSトランジスタQ6の電流通路の他端は接地点Vssに接続されている。上記ナンドゲート27から出力される信号VERIFYcntは、NMOSトランジスタQ6のゲートに供給されるとともに、インパータ30で反転されてNMOSトランジスタQ5のゲートに供給される。そして、このNMOSトランジスタQ5の電流通路の他端からベリファイ出力を得るようになっている。

【0012】次に、上記のような構成において動作を説明する。

【0013】プログラム(フューズ素子の破壊)動作

は、プログラムしたいフューズ素子Q1のアドレスをフ ューズ・アドレス・デコーダ11に入力し、フューズ選 択信号ADDnを"H"レベルにしてトランジスタQ3 をオンさせることで、プログラムを行いたい電気フュー ズ素子Q1を選択する。この際、フューズ判定回路切断 信号 b A F C L O S E を "L" レベルにしてトランジス タQ2をオフさせ、フューズ判定回路16をフューズ素 子Q1から電気的に分離する。次に、プログラムイネー ブル信号PROGen、プログラム制御回路選択信号B LOCKsel及びプログラムパルス制御信号PULS 10 Ecntの各プログラム制御信号を"H"レベルにする ことで、トランジスタQ6をオンさせ、電源VBPから 接地点Vssに電流パスを確保し、ストレス信号PRO Gを立ち上げてフューズ素子Q1にストレスを印加す る。この時、電源変換回路14の電源電位VBPがスト レス電位になる。

【0014】また、ベリファイ(破壊確認)動作は、上記プログラム動作と同様にプログラムしたフューズ素子Q1を選択し、次にプログラム制御信号を入力するが、プログラム動作と異なるのは信号PULSEcntを "L"レベルにしてトランジスタQ5をオンさせ、電源変換回路14の接地点Vssとベリファイ出力間に電流パスを確保することである。ここでフューズ素子Q1が破壊されていればトランジスタQ5を介して接地点Vssとベリファイ出力との間にDC的な電流パスが発生するため、例えば外部パッド等で電流モニタが可能となる。

【0015】一方、リード(フューズ素子の破壊/非破

壊状態の読み出し)動作は、通常、電源電圧Vccの立 ち上がりと共にフューズ判定回路16のプリチャージ信 30 号AFPRCHも"H"レベルにしておき、適当なタイ ミングで"L"レベルのパルスを与え、信号AFUSE nを"H"レベルに充電してラッチする。この時、信号 ADDnは"L"レベル、信号bAFCLOSEは "H"レベルにしておく。また、同時に信号 BAFPR CHが"L"レベルで、且つ信号AFLATCH(フュ ーズラッチ信号) も "L" レベルのため、信号FINT も "H"レベルに充電されてラッチされる。信号AFU SEnと信号FINTがそれぞれ"H"レベルにラッチ されると、信号AFPRCHは"L" (bAFPRCH 40 は "H") レベルになる。リード動作では、上記プログ ラム制御信号は全て"L"レベルのため、信号PROG は接地点Vssの電位になっているので、フューズ素子 Q1が破壊状態の時には、信号AFUSEnは接地点V s s に 導通して "L" レベルになり、フューズ素子Q1 が非破壊状態の時には信号AFUSEnは"H"レベル を維持する。この信号AFUSEnの状態が確定した後 に、信号AFLATCHに"H"レベルのパルス信号を 与えると、フューズ素子Q1が破壊されている時には、 信号FINTnは"H"レベルの状態を維持して信号F 50

10

SOUTnは "H" レベルを出力する。これに対し、非破壊時には信号FINTnは "L" レベルに反転し、信号FSOUTnは "L" レベルを出力する。

【0016】図8は、上記図7に示した回路におけるキ ャパシタQ1の構成例を示すもので、トレンチ型のメモ リセルと同様な構造のトレンチキャパシタの断面図であ る。図8に示す如く、半導体基板(シリコン基板)31 の深い位置には、埋設ウェル (buried well) からなる 埋め込みプレート32が形成されるとともに、表面領域 にSTI構造の素子分離領域33が形成されている。上 記シリコン基板31の素子領域には、ディープトレンチ 34が表面領域から上記埋め込みプレート32を貫通す る深さまで形成されている。このディープトレンチ34 の内壁にはキャパシタ絶縁膜35が形成され、埋め込み 電極36で埋め込まれている。上記ディープトレンチ3 4の開口部近傍の基板31の表面領域には、n型拡散層 37が設けられている。また、上記基板31上には、層 間絶縁膜38が形成され、この層間絶縁膜38上にメタ ル配線40が形成されている。上記n型拡散層37上の 層間絶縁膜38にはコンタクト39が形成され、上記埋 め込み電極36が上記n型拡散層37及びコンタクト3 9を介して上記メタル配線40と電気的に接続される。 【0017】上記埋め込みプレート32はフューズ素子

【0017】上記埋め込みプレート32はフューズ素子としてのキャパシタQ1の一方の電極に、キャパシタ絶縁膜35はキャパシタ絶縁膜に、埋め込み電極36は他方の電極にそれぞれ対応し、メタル配線40は上記キャパシタQ1の他方の電極に接続された配線にそれぞれ対応する。

【0018】ところで、上述した図7に示すような従来のフューズ回路におけるリード動作は、フューズ判定回路16の出力信号AFUSEnを、予め"H"レベルに充電しておき、フューズ素子Q1が破壊している場合に"L"レベルに引き抜き、出力AFUSEnを反転する回路構成のため、プログラム時にフューズ素子Q1に流れる電流(プログラム電流)の方向とリード時にフューズ素子に流れる電流(リード電流)の方向が逆方向になっている。この電流方向の相違は、回路動作上は問題ないが、フューズ素子であるキャパシタが例えば図8に示したような構造であると安定したリード動作を得るための充分な読み出し電流を確保するのが難しくなる。

【0019】この原因は、キャパシタの構造によっては電気フューズ素子破壊後の電流特性が順方向(破壊電流と同一方向)と逆方向(破壊電流と逆方向)で異なり、逆方向電流は順方向電流に比べ極めて小さく、且つ電流値のばらつきが大きいという現象に起因する。

【0020】すなわち、図8に示したトレンチキャパシタは、プログラム時には埋め込みプレート32に高電圧を印加してメタル配線40側を接地点Vss0電位に固定して破壊する(この時に流れる電流方向を順方向とする)が、リード時には埋め込みプレート32を接地点V

[0021]

【発明が解決しようとする課題】上記のように従来のフューズ回路は、フューズ素子であるキャパシタの構造によっては安定したリード動作を得るための充分な読み出 10 し電流を確保するのが難しくなるという問題があった。【0022】この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、安定したリード動作を得るための充分な読み出し電流を確保できるフューズ回路を提供することにある。

[0023]

【課題を解決するための手段】この発明のフューズ回路は、複数個の電気フューズ素子の破壊と、これら電気フューズ素子の破壊/非破壊状態の読み出しを選択的に行うフューズ回路であって、電気フューズ素子を破壊する 20フューズ素子破壊手段と、前記電気フューズ素子の破壊/非破壊状態を読み出す読み出し手段とを具備し、前記フューズ素子破壊手段における電気フューズ素子を破壊するための電流方向と前記読み出し手段における電気フューズ素子の破壊/非破壊状態を読み出すための電流方向を同一にしたことを特徴としている。

【0024】また、この発明のフューズ回路は、複数個の電気フューズ素子の破壊と、これら電気フューズ素子の破壊/非破壊状態の読み出しを選択的に行うフューズ。回路であって、電気フューズ素子を破壊するフューズ素子を破壊手段と、前記電気フューズ素子の破壊/非破壊状態を読み出す読み出し手段と、前記電気フューズ素子の破壊状態を確認する破壊確認手段とを具備し、前記フューズ素子破壊手段における電気フューズ素子を破壊するための電流方向、前記読み出し手段における電気フューズ素子の破壊/非破壊状態の読み出すための電流方向、及び前記破壊確認手段における電気フューズ素子の破壊状態を確認するための電流方向をそれぞれ同一にしたことを特徴としている。

【0025】上記のような構成によれば、電気フューズ 40素子をプログラム(電気フューズ素子を破壊)する時の電流方向とリード(電気フューズ素子の破壊/非破壊状態の読み出し)する時の電流方向を同一にするので、安定したリード動作を得るための充分な読み出し電流を確保できる。

[0026]

【発明の実施の形態】以下、この発明の実施の形態について図面を参照して説明する。

[第1の実施の形態] 図1は、この発明の第1の実施の 形態に係るフューズ回路について説明するためのもの 12

で、フューズ素子にキャパシタを使用した電気フューズシステムの回路構成例を示している。この電気フューズシステムは、フューズ・アドレス・デコーダ11、フューズセット(FuseSet)12、プログラム/リード制御回路18、電源変換回路14、ベリファイ出力回路15及びリード用電源回路19等から構成されている。

【0027】上記フューズ・アドレス・デコーダ11には、フューズ・アドレスが供給され、このフューズ・アドレス・デコーダ11から出力されるフューズ選択信号 ADD nがフューズセット12に供給される。フューズセット12は、電気フューズ素子としてのキャパシタQ1、NMOSトランジスタQ2、Q3、Q4、フューズ判定回路20及びフューズラッチ回路17等から構成されており、必要とするフューズ素子の数(n個)だけ設けられている。また、上記キャパシタQ1は、図8に示したトレンチキャパシタと同様な構成になっている。

【0028】上記NMOSトランジスタQ3の電流通路の一端は上記ベリファイ出力回路15に接続され、電流通路の他端はNMOSトランジスタQ2、Q4の電流通路の一端に接続され、ゲートには上記フューズ・アドレス・デコーダ11から出力されるフューズ選択信号ADDnが供給される。上記NMOSトランジスタQ2のゲートには、フューズ判定回路切断信号bAFCLOSEが供給される。また、上記NMOSトランジスタQ4のゲートには電源Vccが接続され、電流通路の他端がキャパシタQ1の一方の電極に接続されている。

【0029】上記フューズ判定回路20は、インバータ41、ノアゲート42及びナンドゲート43で構成されている。上記インバータ41には上記フューズ判定回路切断信号bAFCLOSEが供給され、この出力信号がノアゲート42の一方の入力単に供給される。上記ノアゲート42の他方の入力端には、ナンドゲート43から出力される信号AFUSEnが供給される。一方、上記ナンドゲート43の一方の入力端には上記プリチャージ信号AFPRCHと逆相の信号bAFPRCHが供給され、他方の入力端には上記ノアゲート42から出力される信号bAFUSEnがフューズラッチ回路17に供給される。

【0030】上記フューズラッチ回路17は、電源Vccと接地点Vss間に電流通路が直列接続されたPMOSトランジスタQ7、NMOSトランジスタQ8、Q9及びインバータ23、24、25とから構成されている。上記PMOSトランジスタQ7のゲートにはプリチャージ信号AFPRCHと逆相の信号bAFPRCHが、上記NMOSトランジスタQ8のゲートにはフューズラッチ信号AFLATCHが、上記NMOSトランジスタQ9のゲートには上記フューズ判定回路16の出力信号AFUSEnがそれぞれ供給される。上記PMOSトランジスタQ7とNMOSトランジスタQ8の電流通

路の接続点には、インバータ23の入力端及びインバータ24の出力端が接続される。上記インバータ23の出力端及び上記インバータ24の入力端はそれぞれ、インバータ25の入力端に接続される。そして、このインバータ25の出力端から信号FSOUTnが出力されるようになっている。

【0031】一方、上記プログラム/リード制御回路18には、プログラム制御信号とリード制御信号が供給され、信号PULSEと信号bPULSEとがそれぞれ電源変換回路制御信号として上記電源変換回路14に供給10される。また、このプログラム/リード制御回路18から出力される信号VERIFYcntは、ベリファイ出力回路15に供給される。

【0032】上記電源変換回路14は、電源VBPと接地点Vss 間の電圧で動作し、ストレス信号PROGを、電気フューズ素子としてのキャパシタQ1の他方の電極に印加する。

【0033】また、上記ベリファイ出力回路15は、インバータ30とNMOSトランジスタQ5, Q6とから構成されている。上記各NMOSトランジスタQ5, Q 206の電流通路の一端は接続されており、NMOSトランジスタQ6の電流通路の他端は接地点Vssに接続されている。上記ナンドゲート27から出力される信号VERIFYcntは、NMOSトランジスタQ6のゲートに供給されるとともに、インバータ30で反転されてNMOSトランジスタQ5のゲートに供給される。そして、このNMOSトランジスタQ5の電流通路の他端からベリファイ出力を得るようになっている。

【0034】更に、上記リード用電源回路19は、PM OSトランジスタQ20とNMOSトランジスタQ21 30 とで構成されている。上記PMOSトランジスタQ20 の電流通路の一端は電源Vccに接続され、ゲートには リード制御信号が供給される。上記NMOSトランジスタQ21の電流通路の一端は上記PMOSトランジスタQ20の電流通路の他端に接続され、電流通路の他端は上記キャパシタQ1の他方の電極に接続され、ゲートには電源Vccが接続されている。

【0035】次に、上記のような構成において動作を説明する。

【0036】プログラム(フューズ素子の破壊)動作は、プログラムしたいフューズ素子Q1のアドレスをフューズ・アドレス・デコーダ11に入力してフューズ選択信号ADDnを"H"レベルにし、トランジスタQ3をオンすることで、プログラムを行いたい電気フューズ素子を選択する。同時に、フューズ判定回路切断信号 bAFCLOSEを"L"レベルにして、トランジスタQ2をオフさせ、フューズ判定回路20をフューズ素子Q1から電気的に分離する。

【0037】次に、プログラム制御信号をプログラム/ して "H" レベルのパルス信号を与えると、フュースリード制御回路18に供給し、この回路18によりトラ 50 子Q1が破壊されている時には、信号FINTnが

14

ンジスタQ6をオンさせて、VBPからVssc電流パスを確保するとともに、電源変換回路制御信号PULSE, bPULSEによりストレス信号PROGをVBP電位にしてフューズ素子Q1にストレスを印加する。この時、リード制御信号を"H"レベルにしてトランジスタQ20をオフさせることにより、リード用電源回路19が動作しないようにしておく。

【0038】また、ベリファイ(破壊確認)動作は、上 記プログラム動作と同様に、ベリファイしたいフューズ 素子Q1のアドレスをフューズ・アドレス・デコーダ1 1に入力して選択する。次に、プログラム制御信号を入 力するが、プログラム動作と異なるのはリード制御信号 でストレス信号PROGがフローティングになるように 電源変換回路制御信号PULSE, bPULSEを電源 変換回路14に入力し、同時にリード用電源回路19を 動作させてストレス信号PROGを"H"レベル (この 場合Vcc-VthN)に充電する。ここで、リード制 御信号でトランジスタQ5をオンさせる回路構成にして おき、リード用電源回路19の電源Vccとベリファイ 出力間に電流パスを確保する。この際、フューズ素子Q 1が破壊されていればトランジスタQ5を介して電源V c c とベリファイ出力との間にDC的な電流パスが発生 するため、例えば外部パッド等を用いて電流のモニタが 可能となる。

【0039】一方、リード(フューズ素子の破壊/非破 壊状態の読み出し)動作は、リード開始のタイミングで フューズ判定回路20へ与えるプリチャージ信号bAF PRCHとして"L"レベルのパルスを与え、信号AF USEnを"H"レベルに充電し、信号bAFUSEn を "L" レベルにしてラッチする。このとき、フューズ 選択信号ADDnは"L"レベル、フューズ判定回路切 断信号bAFCLOSEは"H"レベルにしておく。ま た、同時に信号bAFPRCHが"L"レペルで且つフ ューズラッチ信号AFLATCHも"L"レベルのた め、信号FINTも"H"レベルに充電されラッチされ る。信号AFUSEnと信号FINTがそれぞれ"H" レベルにラッチされると、信号bAFPRCHは"H" レベルになる。リード動作ではベリファイ動作と同様に リード制御信号によりストレス信号PROGを"H"レ ベル(この場合Vcc-VthN)に充電するような構 成にしておくので、フューズ素子Q1が破壊状態の時に は信号bAFUSEnは信号PROGに導通して"H" レベル (この場合Vcc-VthN) になり、フューズ 判定回路20の状態を反転させて信号AFUSEnを "L"レベルにする。また、フューズ素子Q1が非破壊 状態の時には信号 b A F U S E n は "L" レベル、信号 AFUSEnは"H"レベルを維持する。この信号AF USEnの状態が確定した後に、信号AFLATCHと して"H"レベルのパルス信号を与えると、フューズ素

"H"レベルの状態を維持して出力信号FSOUTnは "H"レベルとなるが、非破壊時には信号FINTnは "L"レベルに反転し、出力信号FSOUTnは"L" レベルとなる。

【0040】上記のような回路構成により、リード動作 時及びベリファイ動作時にフューズ素子Q1を流れる電 流方向をプログラム動作時と同じにできるので、安定し たリード動作を得るための充分な読み出し電流を確保で き、電気フューズシステムの動作の安定化が図れる。し かも、フューズ素子の破壊時及び読み出し時に、フュー 10 ズ素子Q1の耐圧の高い側、すなわち埋め込みプレート (埋設ウェル) 32から電圧を印加するので、電気フュ ーズ素子の信頼性を向上でき、且つ回路的、パターン面 積的に小さくできる。

【0041】なぜなら、一般的に半導体基板上に複数の キャパシタ素子を形成する場合、半導体基板上に形成さ れたウェル領域を共通電位にしてキャパシタ素子を形成 する。ウェル領域には半導体基板への拡散(ジャンクシ ョンリーク)等を防止するため、低濃度のn型もしくは p型の不純物をドープする。これに対して、絶縁膜を介 20 した他方の電極側は抵抗成分を低減するために高濃度の n型もしくはp型の不純物をドープする。このように、 半導体層で不純物濃度が異なるとき、不純物濃度が低い ウェル領域から電圧を印加する方が絶縁膜を介した他方 の電極側から電圧を印加するより耐圧が高くなる。

【0042】また、プログラムする時は、一方の電極に 高電圧を印加し、他方の電極を接地点Vssに接続して フューズ素子の破壊を行うが、ウェル領域の絶縁膜を介 した他方の電極側から高電圧を印加するには、高電圧ノ ードを選択的にするか、各フューズ素子のウェル領域を 30 それぞれ分離して接地点Vssを選択的にする必要があ り、何れの場合も回路的、パターン面積的にペナルティ 一が大きい。これに対し、複数のフューズ素子の共有ウ エル領域から高電圧を印加すれば、回路的、パターン面 積的に小さくて済む。

【0043】[第2の実施の形態]図2乃至図4はそれ ぞれ、この発明の第2の実施の形態に係るフューズ回路 について説明するためのもので、フューズ素子にキャパ シタを使用した電気フューズシステムの回路構成例を示 している。図5及び図6はそれぞれ上記図2乃至図4に 40 示した回路におけるリード動作時のタイミングチャート

【0044】図2及び図4において前記図1と同一構成 部には同じ符号を付してその詳細な説明は省略する。

【0045】図2に示す回路が図1に示した回路と異な るのは、フューズ判定回路の制御回路50及びリード用 VBP回路80が付加されている点、上記フューズ判定 回路の制御回路50を設けたのに伴って、フューズ判定 回路20′の論理構成を変えた点、リード用電源回路1

16

体的な論理構成を示した点などである。

【0046】すなわち、フューズ判定回路の制御回路5 0は、インバータ51~54とナンドゲート55~57 により構成されている。プログラムイネーブル信号PR OGenは、インバータ51の入力端及びナンドゲート 55の一方の入力端に供給される。上記インバータ51 から出力されるプログラムイネーブル信号PROGen の反転信号bPROGenは、フューズ判定回路20' に供給される。また、プログラム制御回路選択信号BL OCKselは、上記インバータ52を介して上記ナン ドゲート55の他方の入力端に供給される。このナンド ゲート55の出力信号は、ナンドゲート56の一方の入 力端に供給される。上記ナンドゲート56の他方の入力 端には、リード制御信号AFSETOKが供給されてお り、その出力信号はナンドゲート57の一方の入力端に 供給される。上記ナンドゲート57の他方の入力端に は、フューズ回路を一時的もしくは恒久的に停止するた めのフューズ回路停止信号 bAFKILLが供給され、 その出力信号はインバータ53の入力端に供給される。 上記インバータ53は、フューズ判定回路切断信号bA FCLOSEを上記トランジスタQ2のゲートに供給す るとともに、この信号をインバータ54に供給する。上 記インパータ54の出力信号AFCLOSEが、フュー ズ判定回路20'に供給される。

【0047】また、フューズ判定回路20'は、オアゲ ート60とナンドゲート61,62とから構成されてい る。上記オアゲート60の一方の入力端には、上記イン バータ54から出力される信号AFCLOSEが供給さ れ、他方の入力端には上記ナンドゲート62から出力さ れる信号AFUSEnが供給される。このオアゲート6 0の出力信号は上記ナンドゲート61の一方の入力端に 供給されており、このナンドゲート61の他方の入力端 には上記インパータ51から出力される信号bPROG enが供給される。上記ナンドゲート61から出力され る信号bAFUSEは、トランジスタQ2の電流通路の 一端及びナンドゲート62の一方の入力端に供給され る。上記ナンドゲート62の他方の入力端には、プリチ ャージ信号AFPRCHと逆相の信号bAFPRCHが 供給されるようになっている。この信号bAFPRCH は、信号bAFKILLと信号bAFSETが供給され るナンドゲート63と、このナンドゲート63の出力信 号を反転するインバータ64とによって生成される。

【0048】プログラム制御回路18'は、ナンドゲー ト70~74とインバータ75~78によって構成され ている。リード制御信号AFSETOKとベリファイ制 御信号AFVERIの反転信号bAFVERIは、ナン ドゲート70に供給され、このナンドゲート70の出力 信号がインバータ75を介してナンドゲート73の一方 の入力端に供給される。プログラムイネーブル信号PR 9'の構成を変えた点、プログラム制御回路18'の具 50 OGenとプログラム制御回路選択信号BLOCKse

1は、ナンドゲート71に供給され、このナンドゲート 71の出力信号がインバータ76を介してナンドゲート 72の一方の入力端及びナンドゲート74の第1の入力 端に供給される。プログラムパルス制御信号PULSE cntは、上記ナンドゲート72の他方の入力端に供給 されるとともに、インバータ78を介してナンドゲート 74の第2の入力端に供給される。ベリファイ制御信号 AFVERIは、上記ナンドゲート74の第3の入力端 に供給されるとともに、インバータ79に供給されて反 転信号bAFVERIが生成される。

【0049】そして、上記ナンドゲート73から出力さ れる信号PULSEと、この信号をインバータ77で反 転した信号bPULSEとがそれぞれ、電源変換回路制 御信号として電源変換回路14に供給される。また、上 記ナンドゲート74の出力信号がベリファイ出力回路1 5に供給されるようになっている。

【0050】リード用VBP回路80は、電流通路の一 端が電源Vccに接続され、電流通路の他端が電源変換 回路14のVBPノードに接続され、ゲートに電源発生 回路制御信号AFNGTが供給されるNMOSトランジ 20 スタQ30で構成されている。

【0051】更に、プログラム制御回路18'は、PM OSトランジスタQ31、NMOSトランジスタQ3 2、ナンドゲート81及びインバータ82で構成されて いる。ナンドゲート81には、ベリファイ制御信号AF VERIの反転信号bAFVERIとリード制御信号A FSETOKが供給され、その出力信号がインバータ8 2を介してPMOSトランジスタQ31のゲートに供給 される。このPMOSトランジスタQ31の電流通路の 一端は電源Vccに接続され、電流通路の他端はNMO 30 SトランジスタQ32の電流通路の一端に接続されてい る。上記MOSトランジスタQ32の電流通路の他端は フューズ素子としてのキャパシタQ1の他方の電極に接 続され、ゲートには電源発生回路制御信号AFNGTが

【0052】図3は、上記図2に示したフューズ判定回 路20'について詳しく説明するためのもので、(a) 図は論理回路図、(b)図はその詳細な回路構成を示す 回路図である。(b) 図に示す如く、この回路はNMO Sh>>>>XAQ41, Q43~Q48, Q50, Q5 40 1とPMOSトランジスタQ42, Q45, Q46, Q 49、Q52とで構成されている。PMOSトランジス タQ41の電流通路の一端とゲートは電源Vccに接続 されている。このPMOSトランジスタQ41の電流通 路の他端と接地点Vss間には、PMOSトランジスタ Q42及びNMOSトランジスタQ43, Q44の電流 通路が直列接続されている。また、上記PMOSトラン ジスタQ41の電流通路の他端には、PMOSトランジ スタQ45の電流通路の一端が接続されている。このP

OSトランジスタQ46の電流通路の一端が接続され、 電流通路の他端は上記PMOSトランジスタQ42とN MOSトランジスタQ43の電流通路の接続点に接続さ れる。上記NMOSトランジスタQ43, Q44の電流 通路の接続点には、NMOSトランジスタQ47の電流 通路の一端が接続され、その電流通路の他端は接地点V ssに接続されている。上記PMOSトランジスタQ4 2とNMOSトランジスタQ43のゲートには、プログ ラムイネーブル信号PROGenの反転信号bPROG enが供給され、上記PMOSトランジスタQ45とN MOSトランジスタQ47のゲートには、フューズ判定 回路切断信号bAFCLOSEが供給される。そして、 上記PMOSトランジスタQ42,Q46とNMOSト ランジスタQ43の電流通路の接続点から信号bAFU SEnを出力するようになっている。

【0053】また、PMOSトランジスタQ48の電流 通路の一端とゲートは電源Vccに接続されている。こ のPMOSトランジスタQ48の電流通路の他端と接地 点Vss間には、PMOSトランジスタQ49及びNM OSトランジスタQ50, Q51の電流通路が直列接続 されている。上記PMOSトランジスタQ48の電流通 路の他端には、PMOSトランジスタQ52の電流通路 の一端が接続され、このPMOSトランジスタQ52の 電流通路の他端は、上記PMOSトランジスタQ49と NMOSトランジスタQ50の電流通路の接続点に接続 される。上記PMOSトランジスタQ49とNMOSト ランジスタQ50のゲートには、上記信号bAFUSE nが供給され、上記PMOSトランジスタQ52とNM OSトランジスタQ51のゲートには、プリチャージ信 号AFPRCHと逆相の信号bAFPRCHが供給され る。そして、上記PMOSトランジスタQ49、Q52 とNMOSトランジスタQ50の電流通路の接続点から 信号AFUSEnを出力するとともに、上記NMOSト ランジスタQ44と上記PMOSトランジスタQ46の ゲートに供給するようになっている。

【0054】上述した図3のフューズ判定回路20'の 詳細な回路例において、NMOSトランジスタQ41. Q48を設け、電源電圧としてこれらNMOSトランジ スタのしきい値落ちした電位(Vcc-VthN)を用 いているのは、次のような理由によるものである。すな わち、リード動作でフューズ素子Q1が破壊状態の時に は信号 b A F U S E n を "H" レベルに充電するが、こ の時の"H"レベル状態はゲートに電源電圧Vccが印 加されているNMOSトランジスタQ4によってVcc -VthNの電位までしか上昇しない。このため、フュ ーズ判定回路20'の電源電圧をVccにすると、信号 bAFPRCHを"L"レベル(Vss)から"H"レ ベル (Vcc) にして信号 b A F U S E n の "H" レベ ル(Vcc-VthN)によってフューズ判定回路2 MOSトランジスタQ45の電流通路の他端には、PM 50 0'を反転させる時の初期状態では、2入力NANDロ

ジックはPMOSトランジスタ、NMOSトランジスタ 共にオン状態となり、信号AFUSEnを"L"レベル (Vss)にするのが遅れ、誤ったデータをラッチして しまう可能性があるためである。

【0055】図4は、上記図2に示した回路の変形例を 示している。この回路は、フューズラッチ回路17に代 えて、インバータ98,99を用いるもので、この回路 変更に伴ってフューズ判定回路の制御回路50′の論理 構成の一部を変えている。他の基本的な構成は図2に示 した回路と同様であり実質的に同様な動作を行う。

【0056】すなわち、フューズ判定回路の制御回路5 0'は、インバータ91~94とナンドゲート95~9 7で構成されている。プログラムイネーブル信号PRO Genは、インバータ91の入力端及びナンドゲート9 5の一方の入力端に供給される。上記インバータ91か ら出力されるプログラムイネーブル信号 PROGenの 反転信号 bPROGenは、フューズ判定回路 20′に 供給される。また、プログラム制御回路選択信号BLO CKselは、上記ナンドゲート95の他方の入力端に 供給される。このナンドゲート95の出力信号は、ナン 20 ドゲート96の一方の入力端に供給される。上記ナンド ゲート96の他方の入力端には、フューズ回路を一時的 もしくは恒久的に停止するためのフューズ回路停止信号 bAFKILLが供給される。このフューズ回路停止信 号 b A F K I L L は、ナンドゲート 9 7 の第 1 の入力端 に供給され、第2の入力端にはリード制御信号AFSE TOKが供給される。上記ナンドゲート96の出力信号 AFCLOSEは、フューズ判定回路20'に供給され るとともに、インバータ92を介して上記ナンドゲート 97の第3の入力端に供給される。このナンドゲート9 30 7の出力信号は、インバータ94を介し、フューズ判定 回路切断信号bAFCLOSEとしてNMOSトランジ スタQ2のゲートに供給される。

【0057】次に、上記のような構成の電気フューズシ ステムの動作を説明する。

【0058】プログラム(フューズ素子破壊)動作は、 プログラムイネーブル信号PROGenを"H"レベル にして電気フューズシステムを動作可能にすると共に、 プログラムイネーブル信号の反転信号bPROGenの "L"レベルを受けて信号bAFUSEnは"H"レベ 40 ルに充電される。同時に、フューズ判定回路切断信号b AFCLOSEは "L" レベルから "H" レベルになる ためトランジスタQ2はオンになり、フューズ判定回路 20'とフューズ素子Q1を電気的に接続する。これに より、全てのフューズセット12内のトランジスタQ4 の両端はVcc-VthNに充電される。ここで、全て のフューズセット12内のトランジスタQ4の両端をV cc-VthNに充電するのは、ストレス信号PROG が全てのフューズセット12に共通に接続されているの

20

されるストレス (電位差) を緩和し、信頼性や特性を向 上するためである。

【0059】次に、プログラムしたいフューズ素子の1 のアドレスをフューズ・アドレス・デコーダ11に入力 してフューズ選択信号ADDnを"H"レベルにし、ト ランジスタQ3をオンさせることでプログラムを行いた い複数個のフューズセット12の中から所望のフューズ セットを選択する。同時に、チップ上に複数組存在する フューズセットを選択するフューズセット選択アドレス により、信号BLOCKselを"H"レベルにする。 信号BLOCKselが"H"レベルになることで信号 bAFCLOSEは "L" レベルになり、トランジスタ Q2をオフし、選択されたフューズセット内のフューズ 判定回路20)をフューズ素子Q1から切断する。

【0060】次に、プログラムパルス制御信号PULS Ecntを "H" レベルにして、トランジスタQ6をオ ンさせ、VBPから接地点Vssに電流パスを確保する とともに、電源変換回路制御信号PULSEとbPUL SEをそれぞれ "H" レベルと "L" レベルにし、スト レス信号PROGをVBP電位にして、フューズ素子Q 1にストレスを印加する。この時、ベリファイ制御信号 AFVERIとリード制御信号AFSETOKは共に "L"レベル、ベリファイ制御信号AFVERIの反転 信号 b A F V E R I は "H" レベルであるため、リード 用電源回路19'は動作しない。また、この時、電源発 生回路制御信号AFNGTはVccレベルにしておき、 VBPをVcc以上に昇圧しても、リード用電源回路1 9'ではPMOSトランジスタにVcc以上の高電圧が 印加されることがないので、信頼性特性の問題がなくな り、リート用VBP回路80ではNMOSトランジスタ がカットオフするためVBPとVccが導通しない。

【0061】また、ベリファイ(破壊確認)動作は、上 記プログラム動作と同様に、ベリファイしたいフューズ 素子Q1のアドレスをフューズ・アドレス・デコーダ1 1に入力して選択する。ここで、プログラム動作と異な るのはVBPの電位をフローティングもしくはストレス 信号PROGと同じ電位にすること、及び信号AFNG TをVcc+VthN以上の電位にすることである。こ れをリード用の電源として使用する。次に、プログラム 制御回路18'に信号PROGenと信号BLOCKs elを"H"レベル、信号PULSEcntを"L"レ ベル、ベリファィ制御信号AFVERIを"H"レベル にして入力し、信号PROGとベリファイ出力間に電流 パスを確保する。また、信号AFVERIが"H"レベ ルで信号PULSE, bPULSEはそれぞれ"H"レ ベル, "L"レベルとなり電源変換回路14の出力はフ ローティングになるが、リード用電源回路19'により 信号PROGはVccレベルに充電される。ここでフュ ーズ素子Q1が破壊されていればトランジスタQ5を介 でプログラム動作中に非選択のフューズ素子Q3に印加50してVccとベリファイ出力との間にDC的な電流パス

が発生するため、例えば外部パッド等で電流モニタが可能となる。

【0062】なお、リード用VBP回路80は、VBPがフローティングの場合に信号PROGと同電位を発生する回路であり、VBPの電位が信号PROGよりも低くなると電源変換回路14内のPMOSトランジスタで発生するPN接合の順方向電流を防止するものである。また、信号AFNGTをVcc+VthN以上の電位にするのは、破壊後のフューズ素子Q1の両端に加える電位差を大きくして、より大きなリード電流を確保するた10めである。

【0063】次に、図5及び図6のタイミングチャート によりリード(フューズ素子の破壊/非破壊状態の読み 出し)動作を説明する。図5はプログラム後、図6はプ ログラム前のタイミングチャートである。まず、ベリフ ァイ動作と同様にVBPの電位をフローティングもしく は信号PROGと同じ電位にし、合わせて信号AFNG TをVcc+VthN以上の電位にして、これをリード 用の電源として使用する。またプログラム制御回路1 8'に入力される各信号PROGen. BLOCKse 20 I, PULSEcnt, AFVERI及びADDnは、 いずれも"L"レベルにしておく。リード開始は、リー ド制御信号に同期してフューズ判定回路20'のセット 信号 b A F S E T を "L" レベルして、フューズ判定回 路20'のプリチャージ信号bAFPRCHを"L"レ ベルにする。これにより、信号AFUSEnを"H"レ ベルに充電し、信号bAFUSEnを"L"レベルにし てラッチし、合わせて信号 bAFPRCHが"L"レベ ルで且つフューズラッチ信号AFLATCHも"L"レ ベルのため、信号FINTも"H"レベルに充電されて 30 ラッチされる。また、リード完了信号AFSETOKを "L"レベルにすることで、リード用電源回路19'に より信号PROGをVcc電位に充電してフューズ素子 Q1に電位を印加し、信号bAFCLOSEを"H"レ ベルにしてフューズ素子Q1とフューズ判定回路20' の転送ゲートであるトランジスタQ2をオンしプログラ ム時と同じ方向に電流を流す。

【0064】ここで、信号bAFPRCHを"L"レベルの期間に信号bAFCLOSEを"H"レベルにするのは、信号AFSETOKが"L"レベルでリード用電 40源回路19、は信号PROGをVcc電位に充電するが、プログラムされていないフューズセットではフューズ素子Q1により信号PROGとトランジスタQ4が容量結合しているため、信号PROGをVcc電位に充電する時にトランジスタQ4の両端の電位が浮いてしまうので、信号bAFPRCHは"H"レベルの状態ではフューズ判定回路20、の状態が反転してしまう可能性が有るため、フューズ判定回路20、により接地点Vssに引き抜くためである(図5、図6の00期間)。

【0065】信号bAFUSEnの"L"レベルラッチ 50 作信頼性が向上する。

22

と信号FINTの"H"レベルラッチが確定した後に、信号 b AFSETを"H"レベルにすることで、信号 b AFPRCHを"H"レベルにして信号 AFUSEn,b AFPRCHを"H"レベルにして信号 AFUSEnのセットを終了し、フューズ判定回路 2 0'で信号 b AFUSEnのレベルを検知して信号 AFUSEnを確定する。この時、フューズ素子 Q 1が破壊状態の時には、信号 b AFUSEnは信号 p ROGに導通して"H"レベル(この場合 p V c c)になり、フューズ判定回路 p 20'の状態を反転させて信号 AFUSEnを"L"レベルにする。また、フューズ素子 p p 1が非破壊状態の時には、信号 p AFUSEnは"H"レベルを維持する(図 p 5、図 p 6の(p)

【0066】続いて、フューズ判定回路20'でフューズ素子Q1の破壊/非破壊状態を判定し、信号AFUSEn, bAFUSEnのレベルを確定後、信号AFLATCHを"H"レベルにして、信号AFUSEnが"H"レベル(破壊状態)なら信号FINTを"L"レベルに引き抜きラッチし、信号AFUSEnが"L"レベル(非破壊状態)なら信号FINTを"H"レベルのままでラッチして、それぞれの状態をフューズラッチ回路17から出力する(図5,図6の③の期間)。

【0067】上述したような一連の動作が終了後、信号 AFSETOKを "H" レベルにして信号PROGをV s s レベルにし、トランジスタQ2をオフしてリード動作を終了する(図5, 図6の②の期間)。

【0068】上記リード開始信号は、従来例のように電源電圧Vccの立ち上がりに同期して発生しても良いが、電源電圧Vccが定格の電位まで上昇して充分安定してからリード開始信号を出力する構成にすることで、破壊後のフューズ素子Q1のリード電流をより大きくで、破壊後のフューズ素子Q1のリード電流をより大きくで、破壊後のフューズ素子Q1のリード電流をより大きくで、確保することが可能になる。例えば、一般的に半導体装置は電源電圧Vccの投入直後に各内部電源発生回路を駆動して各内部電源を立ち上げる。その後、各内部電源が所定の電位になったことを内部回路で検知して通常動作の開始を可能にする信号を出力し、この信号を受け各内部回路は動作可能になるように設定している。つまり、この状態では電源電圧Vccは充分に定格の電位まで上昇し且つ安定しているので、この各内部回路の動作可能信号に同期して上記リード開始信号を出力する。

【0069】また、例えばラムバスDRAMのように、一連の通常動作を開始する毎に内部信号を初期状態にリセットするような信号を発生するデバイスでは、そのリセット信号に同期してリード開始信号を発生することで、より安定した状態の電源電圧でリード動作を行うことが可能である。しかも、一連の通常動作を開始する毎にフューズ回路のセットを行うので、仮に通常動作中にノイズ等の影響でフューズ回路が誤動作を起こしたとしてもセットし直すことが可能なため、フューズ回路の動作信頼性が向上する。

【0070】更に、図2に示した実施の形態では、フューズ素子Q1の破壊/非破壊状態を検知するフューズセット12をフューズ判定回路20'とフューズラッチ回路17で構成したが、フューズ判定回路の制御回路50'を図4に示す変形例のような構成にすることでフューズラッチ回路17を配置する必要がなくなり、回路構成の簡単化が図れる。

【0071】なお、図4ではインバータ98,99を設けたが、一方だけ設けても良い。

【0072】また、上述した第1,第2の実施の形態で 10 はフューズ素子としてトレンチキャパシタを使用したが、例えばスタック構造やMOS構造等の他の構造のキャパシタについても同様の効果が得られる。また、いわゆるアンチフューズでは無い電気フューズを用いても出力FSOUTnの極性が逆になるだけで実使用において何の問題も無い。

【0073】以上第1及び第2の実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

【発明の効果】以上詳述したようにこの発明によれば、30 リード動作時及びベリファイ動作時に電気フューズ素子 を流れる電流方向をプログラム動作時と同じにして安定 動作を確保すると共に、電気フューズ素子の信頼性を向 上できるフューズ回路が得られる。

【図面の簡単な説明】

[0074]

【図1】この発明の第1の実施の形態に係るフューズ回

24

路について説明するためのもので、電気フューズ素子に キャパシタを使用した電気フューズシステムの回路構成 例を示す回路図。

【図2】この発明の第2の実施の形態に係るフューズ回路について説明するためのもので、電気フューズ素子にキャパシタを使用した電気フューズシステムの回路構成例を示す回路図。

【図3】図2に示した回路におけるフューズ判定回路の 具体的な構成例について説明するための図。

【図4】この発明の第2の実施の形態に係るフューズ回路の変形例について説明するためのもので、フューズ素子にキャパシタを使用した電気フューズシステムの回路構成例を示す回路図。

【図5】図2乃至図4に示した回路におけるリード動作時(プログラム後)のタイミングチャート。

【図6】図2乃至図4に示した回路におけるリード動作時(プログラム前)のタイミングチャート。


【図7】電気フューズ素子にキャパシタを使用した従来 の電気フューズシステムの回路構成例を示す図。

【図8】図7に示した回路における電気フューズ素子 (キャパシタ)の構成例を示す断面図。


【符号の説明】

- 11…フューズ・アドレス・デコーダ、
- 12…フューズセット(FuseSet)、
- 14…電源変換回路、
- 15…ベリファイ出力回路、
- 17…フューズラッチ回路、
- 18…プログラム/リード制御回路、
- 18'…プログラム制御回路、
- 19,19'…リード用電源回路、
 - 20,20'…フューズ判定回路、
 - 50,50'…フューズ判定回路の制御回路、
 - 80…リード用VBP回路、
 - Q1…電気フューズ素子(キャパシタ)、
- Q2~Q6…NMOSトランジスタ。


【図1】




【図2】




【図3】




[図4]









【図6】



[図7]







フロントページの続き

(72) 発明者 小柳 勝

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

Fターム(参考) 5F064 BB05 BB30 CC09 CC23 FF26 FF46